主题：中科院计算所采用Cadence IC设计平台部分工具支持龙芯2E达到千兆性能指标

Cadence设计系统公司宣布中国科学院计算技术研究所（以下简称中科院计算所）采用了Cadence公司的IC设计平台的部分工具，顺利完成“龙芯2E”成功出带并达到千兆性能指标。


　　中科院计算所创建于1956年，是中国第一个专门从事计算机科学技术综合性研究的学术机构，是中国计算机事业的摇篮。“十五”期间，中科院计算所在国家863计划支持下，继2002年研制成功龙芯1号处理器芯片后，近年分别研制成功龙芯2号的不同型号——龙芯2B、龙芯2C、龙芯2E，每个芯片的性能都是前一个芯片的3倍，实现了通用处理器设计的跨越式发展。作为我国实施863计划和知识创新工程的重大成果，中科院计算所此次研发的龙芯2E通用64位处理器是中国大陆地区首个采用90纳米设计技术的处理器，该处理器最高主频达到1.0 GHz。


　　中科院计算所在“龙芯2E”中采用了Cadence Encounter®数字IC设计平台中的CeltIC NDC纳米延时分析器，Virtuoso ®Schemat

ic Editor原理图编辑器, Virtuoso® Analog Design Environment模拟设计环境、Virtuoso ®Layout Editor版图编辑器以及Incisive ®功能验证平台中的NC Sim 多语言仿真环境。


　　Cadence CeltIC NDC纳米延时分析技术可以精确计算噪声对延时和功能的影响，从而在出带之前避免了潜在的噪声问题和致命的硅片错误。定制数字IC设计方法可在面积和功耗最小化的同时令性能最大化；但它需要一批有着极高技能水平的特定的工程师投入巨大的手工劳力。为了简化设计定制IC的工艺，需要精密的软件和流程方法以满足产品快速上市和快速量产的目标。Cadence Virtuoso®定制设计平台为定制模拟、射频和混合信号IC提供了极其迅速而精确的设计方式。此外，NC-Sim在单一内核上实现了Verilog与VHDL混合语言的高性能集成仿真，并可平滑升级至更完备的Incisive功能验证平台。